接著，以光阻層109和硬罩幕條108為罩幕，進行蝕刻製程，移除掉部分浮置閘極條104。 在一實施例中，所述蝕刻製程也會移除掉部分絕緣層106，使得硬罩幕條108、剩餘的絕緣層106以及剩餘的浮置閘極條104的外邊緣大致切齊。 1987年前後，劉振強得知胡耀恒獲得臺灣大學宿舍承購資格，但付不出頭期款，親自登門拜訪胡氏，予以無條件資金援助，並告訴對方若欲報償則可寫書予三民書局出版；2016年，胡氏將其著作《西方戲劇史》交予該書局出版。 2013年，劉振強在三民書局60周年茶會上期許在有生之年見到大陸地區開放出版自由，以及臺灣出版人在對岸開書店、出好書。
抹除閘極118配置於浮置閘 極104a之間的基底100上。 劉振強 二選擇閘極120a配置於浮置閘極104a外側的基底100上。 劉振強 在本發明的一實施例中，上述基底中形成有至少一第一主動區塊、至少一第二主動區塊以及第三主動區塊。 第一主動區塊以及第二主動區塊沿第一方向延伸，第三主動區塊位於第一主動區塊與第二主動區塊之間且沿第二方向延伸。
劉振強: 劉振強 (企業家)
於浮置閘極之間形成抹除閘極以及於浮置閘極外側形成二選擇閘極。 以下，將參照圖1J以及圖4，說明本發明之記憶體結構。 在一實施例中，本發明之記憶體結構10包括至少二浮置閘極104a、二硬罩幕條108、一抹除閘極118以及二選擇閘極120a。 至少二浮置閘極104a配置於基底100上。 二硬罩幕條108分別配置於浮置閘極104a上方，並裸露出部分浮置閘極。 在一實施例中，浮置閘極104a的裸露部分彼此面對。
在一實施例中，形成浮置閘極條104的方法包括於基底100上形成摻雜多晶矽層，然後對摻雜多晶矽層進行微影蝕刻之圖案化步驟。 在一實施例中，可於摻雜多晶矽層上形成絕緣材料層，然後一起進行圖案化，以於浮置閘極條104上形成絕緣層106。 在一實施例中，基底100具有至少一第一主動區塊AA1、至少一第二主動區塊AA2以及第三主動區塊AA3。
劉振強: TWI696272B – 記憶體結構及其製造方法
在一實施例中，以光阻層121為罩幕，進行離子植入製程，以形成第二摻雜區122。 在一實施例中，形成於硬罩幕條108之間的浮置閘極條104上的第一間隙壁110a、第二間隙壁112a又稱為內側間隙壁，而形成於硬罩幕條108外側的基底100上的第一間隙壁110b、第二間隙壁112b又稱為外側間隙壁。 在一實施例中，第二間隙壁112a、112b的厚度為第一間隙壁110a、110b的厚度的至少兩倍。 請參見圖1A以及圖3所示，於基底100上形成二硬罩幕條108，硬罩幕條108的一者與第一主動區塊AA1交錯，且硬罩幕條108的另一者與第二主動區塊AA2交錯。 在一實施例中，形成硬罩幕條108的方法包括於基底100上形成一或多層介電材料，然後對一或多層介電材料進行微影蝕刻之圖案化步驟。
在一實施例中，隔離結構101可為淺溝渠隔離結構。 在本發明的一實施例中，上述記憶體結構更包括二絕緣層，配置於硬罩幕條與浮置閘極之間以及內側間隙壁與浮置閘極之間。 在本發明的一實施例中，上述浮置閘極的一者配置於第一主動區塊的基底上，且浮置閘極的另一者配置於第二主動區塊的基底上。 如申請專利範圍第1項所述之記憶體結構，其中所述內側間隙壁與所述外側間隙壁的材料包括氧化矽-氮化矽-氧化矽複合結構。 在一實施例中，記憶體結構10更包括二絕緣層106a，配置於硬罩幕條108與浮置閘極104a之間以及內側間隙壁(如第一間隙壁100a)與浮置閘極104a之間。 在一實施例中，浮置閘極104a的一者配置於第一主動區塊AA1的基底100上，且浮置閘極104a的另一者配置於第二主動區塊AA2的基底100上。
劉振強: 劉振強醫生
在一實施例中，硬罩幕條108的厚度為浮置閘極條104的厚度的至少兩倍。 請參見圖1A以及圖3，於基底100上形成至少一浮置閘極條104。 在一實施例中，浮置閘極條104沿第一方向D1延伸，形成在第一主動區域AA1以及第二主動區域AA2上，並與第三主動區域AA3交錯。
如申請專利範圍第7項所述之記憶體結構，其中所述第一摻雜區更延伸到相鄰的所述浮置閘極下方的所述基底中。 如申請專利範圍第1項所述之記憶體結構，更包括二絕緣層，配置於所述硬罩幕條與所述浮置閘極之間以及所述內側間隙壁與所述浮置閘極之間。 請參照圖1E，於浮置閘極104a之間的基底100中形成第一摻雜區114。 在一實施例中，於基底100上形成光阻層113，其中光阻層113覆蓋硬罩幕條108及其外側區域，並裸露出硬罩幕條108之間的內側區域。 接著，以光阻層113為罩幕，進行離子植入製程，以形成第一摻雜區114。 在一實施例中，第一摻雜區114更延伸到相鄰浮置閘極104a下方的基底100中。
劉振強: 劉振強
本發明另提供一種記憶體結構的製造方法，其包括以下步驟。 硬罩幕條與浮置閘極條交錯，且浮置閘極條的邊緣與硬罩幕條的邊緣切齊。 以第一間隙壁以及第二間隙壁為罩幕，移除部分浮置閘極條，以形成分別位於硬罩幕條下方的二浮置閘極。
基於上述，藉由本發明的製造方法，可製作出一種記憶 體結構，其可以在不影響操作性能及可靠度的前提下微縮記憶體尺寸，並降低製程的複雜度。 請參照圖1H，於浮置閘極104a之間形成抹除閘極118以及於浮置閘極104a外側形成二選擇閘極條120。 在一實施例中，於基底100上形成摻雜多晶矽層，然後對摻雜多晶矽層進行回蝕刻製程，直到剩餘的摻雜多晶矽層的表面低於硬罩幕條108的表面。 圖1A至圖1J為根據本發明一實施例所繪示的一種記憶體結構的製造方法的剖面示意圖。 圖2至圖4為據本發明一實施例所繪示的一種記憶體結構的一些製造階段的上視示意圖，其中圖1A至圖1B為沿著圖2至圖3中的I-I’線所繪示的剖面示意圖，圖1D為沿著圖4中的I-I’線所繪示的剖面示意圖。 為了清楚說明起見，圖2至圖4會省略一些構件，僅繪示出主要構件的位置關係。
劉振強: 劉振強醫生
二內側間隙壁配置於硬罩幕條之間的浮置閘極上。 提供一種記憶體結構，其包括至少二浮置閘極、二硬罩幕條、一抹除閘極以及二選擇閘極。 如申請專利範圍第7項所述之記憶體結構，其中所述第二摻雜區更延伸到相鄰的所述選擇閘極下方的所述基底中。 在一實施例中，記憶體結構10更包括二浮置閘介電層(如介電層102a)、一抹除閘介電層(如介電層116)以及二選擇閘介電層(如介電層117)。 二浮置閘介電層102a配置於浮置閘極104a與基底100之間。
至少一浮置閘極 條沿第一方向延伸，形成在第一主動區以及第二主動區塊上，並與第三主動區域交錯。 在本發明的一實施例中，上述記憶體結構更包括第一摻 雜區以及二第二摻雜區。 本發明提供一種記憶體結構，其包括至少二浮置閘極、二硬罩幕條、一抹除閘極以及二選擇閘極。 二硬罩幕條分別配置於浮置閘極上方，並裸露出部分浮置閘極。 如申請專利範圍第1項所述之記憶體結構，更包括：一第一摻雜區，配置於所述抹除閘極下方的所述基底中；以及二第二摻雜區，配置於所述選擇閘極外側的所述基底中。 如申請專利範圍第12項所述之記憶體結構的製造方法，其中所述第二摻雜區更延伸到相鄰所述選擇閘極下方的所述基底中。
劉振強: 劉振強
然後，於各硬罩幕條108的側壁上形成二第二間隙壁112a、112b。 第二間隙壁112a、112b分別位於第一間隙壁110a、110b的外側。 在一實施例中，形成第二間隙壁112a、112b的方法包括於基底100上形成四乙氧基矽烷(tetraethoxysilane；TEOS)氧化矽層，然後對TEOS氧化矽層進行非等向性蝕刻製程。 劉振強 請參見圖1A以及圖2，於基底100中形成多個隔離結構101。 在一實施例中，隔離結構101配置成第一群組G1和第二群組G2，各群組具有多個平行排列的多個隔離結構101。 隔離結構101沿第一方向D1延伸，且相鄰群組的隔離結構101以端對端的方式配置。
- 在本發明的一實施例中，上述部分第一間隙壁以及部分第二間隙壁形成於硬罩幕條之間的浮置閘極條上，且部分第一間隙壁以及部分第二間隙壁形成於硬罩幕條外側的基底上。
- 抹除閘介電層(如介電層116)配置於抹除閘極118與基底100之間以及抹除閘極118與浮置閘極104a的裸露部分之間。
- 請參照圖1F，移除第二間隙壁112a、112b並裸露出部分浮置閘極104a。
- 圖2至圖4為據本發明一實施例所繪示的一種記憶體結構的一些製造階段的上視示意圖，其中圖1A至圖1B為沿著圖2至圖3中的I-I’線所繪示的剖面示意圖，圖1D為沿著圖4中的I-I’線所繪示的剖面示意圖。
- 在一實施例中，形成第二間隙壁112a、112b的方法包括於基底100上形成四乙氧基矽烷(tetraethoxysilane；TEOS)氧化矽層，然後對TEOS氧化矽層進行非等向性蝕刻製程。
- 二硬罩幕條分別配置於浮置閘極上方，並裸露出部分浮置閘極。
- 接著，以光阻層121為罩幕，進行蝕刻製程，移除掉部分選擇閘極條120，以於浮置閘極104a外側形成選擇閘極120a。
在一實施例中，選擇閘極120a的一者配置於第一主動區塊AA1的基底100上，且選擇閘極120a的另一者配置於第二主動區塊AA2的基底100上。 在一實施例中，抹除閘極118配置於第三主動區塊AA3的基底100上。 劉振強 如申請專利範圍第13項所述之記憶體結構的製造方法，其中各浮置閘極的一側與對應的所述硬罩幕條切齊，而其另一側突出於對應的所述硬罩幕條。 請參照圖1I，於基底100上形成光阻層121。 在一實施例中，光阻層121覆蓋硬罩幕條108及其之間的抹除閘極118，並覆蓋硬罩幕條108外側的部分選擇閘極條120。
劉振強: TWI696272B – 記憶體結構及其製造方法
第一主動區塊以及第二主動區塊沿第一方向延伸，且第三主動區塊位於第一主動區塊與第二主動區塊之間並沿第二方向延伸。 劉振強 如申請專利範圍第12項所述之記憶體結構的製造方法，其中所述第一摻雜區更延伸到相鄰所述浮置閘極下方的所述基底中。 如申請專利範圍第2項所述之記憶體結構，其中所述浮置閘極的一者配置於所述第一主動區塊的所述基底上，且所述浮置閘極的另一者配置於所述第二主動區塊的所述基底上。
如申請專利範圍第12項所述之記憶體結構的製造方法，其中所述第二間隙壁的厚度為所述第一間隙壁的厚度的至少兩倍。 在一實施例中，記憶體結構10更包括第一摻雜區114以及二第二摻雜區122。 第一摻雜區114配置於抹除閘極118下方的基底100中。 在一實施例中，第一摻雜區114更延伸到相鄰浮置閘極104a下方的基底中100。 第二摻雜區122配置於選擇閘極120a外側的基底100中。